模拟IC设计，在国内兴起的比较晚，目前成熟的很少，大家所作的芯片基本都是在仿TI、Maxim、LT等国际大厂的产品，做到Pin to Pin，Specification也是基本相同，一句话，就是替换原则。由于国内IC设计公司基本没有自己的工艺厂，用的比较多的就是tsmc，chartered，还有比较便宜的csmc，所以在抄美国和台湾的芯片的时候大部分是只能抄个形似，而无法抄到神似的地步，因为一些特殊的电路，需要特殊的器件结构和掺杂浓度，而改变这一条件对与小的公司来说，价格不菲，风险较大。所以我针对目前国内较普遍的模拟IC设计现状，提一些不成熟的意见和经验，不当之处还请大侠斧正。

首先，在设计芯片的时候，跑Corner恐怕是大家最熟悉不过的了，ss，fs，tt等，管子、电阻，高压、低压，如果光是用Cadence下面的Corner工具来跑，可能就不够了，因为我需要各种Corner的排列组合。电流，电压也要给出一定的裕度，比如电流typical值8uA，offset有1uA，那么就还要在跑6uA和10uA的corner。这样在跑一个不太大的子电路模块时就可以有3的7至10次方个Corners。尽管这样的仿真是保守的，但对于未来Wafer的性能，我们的系统就会显的更加Robust。解决办法就是写Ocean Script，自动运行，一个周末就可以跑完全部Corners（小电路），然后周一来的时候你就会发现自己电路在某个温度、某个条件下的值是你无法忍受的，必须修改电路！

然后就是版图。你不要指望所有的电流镜都是那么准，所有的输入对管都没有offset，这是肯定不可能的，关键是你怎样去减小。除了电路设计中需要有意识的加大 W or L，还要计算，多大的offset会让你的电路完全不work。版图设计上，十字交叉已经普遍了。而节省面积似乎和Dummy管非常的矛盾，让人感到很难取舍。有一种办法就是，可以把一个20/3的mos管身边安放一个20/0.5的Dummy，呵呵，这样大家就不打架了！还有需要注意的东西，比如OSC是个活跃的东西，不仅仅体现在metal上面，它对Sub也是很不服气的，经常会搅的身边的住户鸡犬不宁，特别是喜欢安静的Current bias，OTA等。一些电阻既要比例准，又要绝对值准，没办法，把芯片上比较好的地方让出来给他们睡吧，这样在划片时产生的应力会对他们影响比较小。MPW很便宜，不要吝啬面积，多加Pad，让每一个电路模块都能在前面和后面电路单元都不work的情况下自己work，因为你不知道哪个模块会失灵，所以必须做足充分的准备，不能因为Bandgap一个人罢工惹得后面所有模块都成了石头块！另外每次都要在Scribe line上加test key，包括Full mask，我们从来不嫌对某个工艺的测量数据太多。Full Mask可以做许多版本，差别却只有一层metal，通过测试得到各个子电路的最优设计方案，下一次流片只要改一层mask便得到了最优组合，呵呵，有吸引力吧！

Wafer回来啦，好激动啊！是电路还是石头，上探针台一测便知。HP 4155/6这种权威的东西不可少，要精确就要有仪器。好吧，大部分直流参数都还算过的去，不过连线较长，寄生的电感和电阻影响较大。直接去Package嘛？呵呵，咱们是小客户，人家CD都不太理咱们，就别说ST了。一般没有半个月人家不会给你做的。如果你的芯片还算大，有外围电路，那么最好的解决办法就是去做COB！直接把Wafer磨薄（为Package做准备），切下他1/3块大饼下来，划开，Bonding到PCB上，浇上黑胶，好啦，焊上外围电路，加上盒子，一部电话机就成功了！这只要2-3天的时间。剩下的那2/3就给CD去做Package吧，我们这段时间里可以测很多数据，而且如果Bonding的好，结果与Package的相差很小。Full Mask应该回来不止一片吧，那就把另外几片送去给测试厂，全部wafer测个遍，看看统计值如何。当然测试程序要事先编好，而且最好你要熟悉6800和C语言！

测试之前一定要造表，列的越详细越好；测试过程中，每一个COB都要打上Label，和测量数据一一对应，以便将来回查，看看到底是芯片的问题还是Setup出了问题。然后数据处理，Excell还会用吧，给出测试统计曲线，便于以后设计参考。

ESD是设计的重中之重，否则你会以为是恶鬼缠身，昨天的结果和今天的相差很远，即使一个小时前的结果也会不一样。没办法，找人家ESD测试厂大一下，看看你的片子在机械模式和人体模式下能扛住多少伏！如果不行，下次一定要改，没有任何回旋的余地。

EMC，看是什么偿还了，而且看你往那里卖，最主要的就是手机上要求比较严格，其他要是卖国内，差不多就可以过了。

ISO9000认证，呵呵，都要过啊，文字的东西你要是都过不了，那就是智商了。